第六章 金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管

6-1．繪出在偏壓條件下MOS結(jié)構(gòu)中對(duì)應(yīng)載流子積累、耗盡以及強(qiáng)反型的能帶和電荷分布的示意圖，采用N型襯底并忽略表面態(tài)和功函數(shù)的影響。

6-2．推導(dǎo)出體電荷、表面電勢(shì)以及表面電場(chǎng)的表達(dá)式，說(shuō)明在強(qiáng)反型時(shí)他們?nèi)绾我蕾?p>1418?3于襯底的摻雜濃度Na。在10至10 cm范圍內(nèi)畫出體電荷、表面電勢(shì)及電場(chǎng)與Na的關(guān)系。

16?36-3．在受主濃度為10cm的P型硅襯底上的理想MOS電容具有0.1um厚度的氧化

K0?4VG??2V層， ，在下列條件下電容值為若干？（a）和f?1Hz，（b） VG?20V和f?1Hz，

（c）VG??20V和f?1MHz。

6-4．采用疊加法證明當(dāng)氧化層中電荷分布為?(x)時(shí)，相應(yīng)的平帶電壓變化可用下式表示：

qC0x?(x)dxx0

?VFB???x0016?26-5．一MOS器件的x0?1000?，q?m?4.0eV，q?s?4.5eV，并且有10cm

的均勻正氧化層電荷，計(jì)算出它的平帶電壓。假設(shè)K0?4，運(yùn)用習(xí)題6-4的表達(dá)式

6-6．利用習(xí)題6-4中的結(jié)果對(duì)下列情形進(jìn)行比較。

12?21.5?10cm(a) 在MOS結(jié)構(gòu)的氧化層中均勻分布著的正電荷，若氧化層的厚度為

150nm，計(jì)算出這種電荷引起的平帶電壓。

(b) 若全部電荷都位于硅-氧化硅的界面上，重復(fù)(a)。

(c) 若電荷成三角分布，它的峰值在x?0，在x?x0處為零，重復(fù)(a)。

6-7．在

Na?1015cm?3的P型Si<111>襯底上制成一鋁柵MOS晶體管。柵氧化層厚度

11?2為120nm，表面電荷密度為3?10cm。計(jì)算閾值電壓。

6-8． 一MOS結(jié)構(gòu)中由

Na?5?1015cm?3的N型襯底，100nm的氧化層以及鋁接觸構(gòu)

成，測(cè)得閾值電壓為2.5V，計(jì)算表面電荷密度。

6-9． 一P溝道鋁柵極MOS晶體管具有下列參數(shù)：

Q0?1011cm?2x0?1000 ?，

Nd?2?1015cm?3，

?p?230cm2/V?SL?10?mZ?50?m，，， ，計(jì)算在VGS等于-4V和-8V時(shí)的IDS，

并繪出電流-電壓特性。

6-10．一N溝道MOS晶體管具有下列參數(shù)：

?n?1000cm2/V?sK0?4，

x0?100nm?10，L，

Z，VTH?0.5V，計(jì)算在VG?4V時(shí)的飽和電流。

6-11． 一N-溝GaAs MOSFET,其

?b?0.9V,Nd?10cm?3,a?0.2?m,L?1?m,

Z?10?m，（a）試問(wèn)這是增強(qiáng)型器件還是耗盡型器件？（b）計(jì)算閾值電壓，（c）求VG?0時(shí)的飽和電流，（d）計(jì)算截至頻率。(該題留到第六章)

6-12．在習(xí)題6-10中的MOS晶體管中，令VG?VTH?1V。

（a） 計(jì)算氧化層電容和截止頻率。

（b） 若Z?10?m，及L?50?m，重復(fù)（a）。

6-13． (a) 若N溝道MOS增強(qiáng)型FET的源和襯底接地，柵和漏極短路，推導(dǎo)出描述源-漏兩極V?I特性的公式。假設(shè)VTH為常數(shù)。

(b) 用習(xí)題6-11的數(shù)據(jù)畫出I?V曲線。

(c) 計(jì)算 VG?VTH?1V時(shí)的Ron.

(d) 若L/Z =1.0，重復(fù)（c）

15?36-14． .(a) 一P溝道MOS晶體管制造在10cm的N型襯底上，柵氧化層厚度為15?2100nm，若?ms??0.60V，?ms??0.60以及Q0?5?10cm,計(jì)算閾值電壓。

(b)采用硼離子注入降低（a）中的MOSFET的閾值電壓，問(wèn)要得到?1.5V閾值電壓所需的摻硼濃度為若干？

6-15． 導(dǎo)出MOSFET的V?I特性，其漏和柵連在一起，源和襯底接地，能否根據(jù)這些特

性求出閾值電壓?

L?3?m.Z?21?m,Na?5?1015cm?3MOSFET6-16．考慮一個(gè)長(zhǎng)溝道，其中，C0?1.5?10?7F/cm2，Vm?1.5V。求VG?4V時(shí)的VDsat。若用常數(shù)比例因子將溝道收縮到1?m，

求按比例縮小后的下列參數(shù)：Z,C0,IDsat和f0。

6-17． 設(shè)計(jì)一個(gè)柵長(zhǎng)為0.75?m的亞微米MOSFET(柵的長(zhǎng)度是溝道長(zhǎng)度加上2倍結(jié)深)，若結(jié)深為0.2?m，柵氧化層厚度為20nm。最大漏電壓為2.5V，求溝道摻雜濃度為多少時(shí)才能使這個(gè)MOSFET具有長(zhǎng)溝道特性。

6-18． 對(duì)于圖6－30中的亞微米MOSFET：（a）求VG?2V，2V?VD?2.5V情況下的溝道電導(dǎo)，（b）

VD?0.75V,2V?VG?2.5V情況下的跨導(dǎo)，（c）解釋為什么電流不隨（V

G?VTH)2變

化，（d）根據(jù)跨導(dǎo)估算飽和速度。

6-19． 草繪采用硅柵工藝生產(chǎn)MOS晶體管的一套掩膜。