一、實(shí)驗(yàn)?zāi)康?p>1．學(xué)習(xí)用集成觸發(fā)器構(gòu)成計(jì)數(shù)器的方法

2．掌握同步計(jì)數(shù)的邏輯功能、測(cè)試方法及功能擴(kuò)展方法 3．掌握構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法

二、實(shí)驗(yàn)設(shè)備和器件

1．+5V直流電源 2．雙蹤示波器 3．連續(xù)脈沖源 4．單次脈沖源 5．邏輯電平開(kāi)關(guān) 6．邏輯電平顯示器 7．譯碼顯示器

8．CC4013×2（74LS74） CC40192×3（74LS192） CC4011（74LS00） CC4012（74LS20）

三、實(shí)驗(yàn)原理

計(jì)數(shù)器是一個(gè)用以實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件，它不僅可用來(lái)計(jì)脈沖數(shù)，還常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其它特定的邏輯功能。

計(jì)數(shù)器種類很多。計(jì)數(shù)器計(jì)數(shù)時(shí)所經(jīng)歷的狀態(tài)總數(shù)為計(jì)數(shù)器的模（M）。計(jì)數(shù)器按?？煞譃槎M(jìn)計(jì)數(shù)器（M=2n）、十進(jìn)計(jì)數(shù)器（M=10n）和任意進(jìn)制計(jì)數(shù)器（M≠2n、M≠10n）。

按計(jì)數(shù)脈沖輸入方式不同，可分為同步計(jì)數(shù)和異步計(jì)數(shù)。

按計(jì)數(shù)值增減趨勢(shì)分為：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆（加/減）計(jì)數(shù)器。 1．用D觸發(fā)器構(gòu)成異步二進(jìn)制加/減計(jì)數(shù)器

圖6-1是用四只D觸發(fā)器構(gòu)成的四位二進(jìn)制異步加法計(jì)數(shù)器，它的連接特點(diǎn)是將每只D觸發(fā)器接成T?觸發(fā)器，再由低位觸發(fā)器的Q端和高一位的CP端相連接。

若將圖6-1稍加改動(dòng)，即將低位觸發(fā)器的Q端與高一位的CP端相連接，即構(gòu)成了一個(gè)4位二進(jìn)制減法計(jì)數(shù)器。

2．中規(guī)模十進(jìn)制計(jì)數(shù)器、十六進(jìn)制計(jì)數(shù)器

（1）CC40192是同步十進(jìn)制可逆計(jì)數(shù)器，具有雙時(shí)鐘輸入，并具有清除和置數(shù)等功能。

當(dāng)清除端CR為高電平“1”時(shí)，計(jì)數(shù)器直接清零；CR置低電平則執(zhí)行其它功能。

當(dāng)CR為低電平，置數(shù)端LD也為低電平時(shí)，數(shù)據(jù)直接從置數(shù)端D0、D1、D2、D3置入計(jì)數(shù)器。

當(dāng)CR為低電平，LD為高電平時(shí)，執(zhí)行計(jì)數(shù)功能。執(zhí)行加計(jì)數(shù)時(shí)，減計(jì)數(shù)端CPD接高電平，計(jì)數(shù)脈沖由CPU輸入；在計(jì)數(shù)脈沖上升沿進(jìn)行8421碼十進(jìn)制加法計(jì)數(shù)。執(zhí)行減計(jì)數(shù)時(shí)，加計(jì)數(shù)端CPU接高電平，計(jì)數(shù)脈沖由減計(jì)數(shù)端CPD輸入，表6-2為8421碼十進(jìn)制加、減計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表。

表6-2 加法計(jì)數(shù) 輸入脈沖數(shù) Q3 輸出 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 減計(jì)數(shù) （2）74LS161是常用的四位二進(jìn)制可預(yù)置的同步加法計(jì)數(shù)器，他可以靈活的運(yùn)用在各種數(shù)字電路，以及單片機(jī)系統(tǒng)種實(shí)現(xiàn)分頻器等很多重要的功能。它是具有異步清零、同步計(jì)數(shù)的十六進(jìn)制計(jì)數(shù)器。

其引腳排列及邏輯符號(hào)如圖6-3所示。

管腳符號(hào)說(shuō)明：電源正端Vcc，接+5V ；異步置零（復(fù)位）端Rd；時(shí)鐘脈沖CP；預(yù)置數(shù)控制端 A、B、C、D；數(shù)據(jù)輸出端 QA、QB、QC、QD；進(jìn)位輸出端 RCO：使能端EP，ET；預(yù)置端 LD；

A、預(yù)置端復(fù)位法

預(yù)置端復(fù)位法是取前M個(gè)狀態(tài)構(gòu)成模為M的計(jì)數(shù)器。如圖6-6所示為一個(gè)由74161構(gòu)成的M為6的計(jì)數(shù)器。

B、 預(yù)置任意數(shù)

采用預(yù)置的辦法，可以預(yù)置任意的數(shù)D從而跳越N-M個(gè)狀態(tài)得到模為M的計(jì)數(shù)器。

四、實(shí)驗(yàn)內(nèi)容與步驟

1．測(cè)試CC40192或74LS192同步十進(jìn)制可逆計(jì)數(shù)器的邏輯功能

計(jì)數(shù)脈沖由單次脈沖源提供，清除端CR、置數(shù)端LD、數(shù)據(jù)輸入端D3、D2、D1、D0分別接邏輯開(kāi)關(guān)，輸出端Q3、Q2、Q1、Q0接實(shí)驗(yàn)設(shè)備的一個(gè)譯碼顯示輸入相應(yīng)插口A、B、C、D；CO和BO接邏輯電平顯示插口。按表9-1逐項(xiàng)測(cè)試并判斷該集成塊的功能是否正常。

（1）清除

令CR=1，其它輸入為任意態(tài)，這時(shí)Q3Q2Q1Q0=0000，譯碼數(shù)字顯示為0。清除功能完成后，置CR=0

（2）置數(shù)

CR=0，CPU，CPD任意，數(shù)據(jù)輸入端輸入任意一組二進(jìn)制數(shù)，令LD=0，觀察計(jì)數(shù)譯碼顯示輸出，予置功能是否完成，此后置LD=1。

（3）加計(jì)數(shù)

CR=0，LD=CPD=1，CPU接單次脈沖源。清零后送入10個(gè)單次脈沖，觀察譯碼數(shù)字顯示是否按8421碼十進(jìn)制狀態(tài)轉(zhuǎn)換表進(jìn)行；輸出狀態(tài)變化是否發(fā)生在CPU的上升沿。

（4）減計(jì)數(shù)

CR=0，LD=CPU=1，CPD接單次脈沖源。參照（3）進(jìn)行實(shí)驗(yàn)。

清除 置數(shù) 加計(jì)數(shù) 減計(jì)數(shù) 2．驗(yàn)證74LS161的邏輯功能。分別用預(yù)置端復(fù)位法及進(jìn)位端預(yù)置法，構(gòu)成M（1）驗(yàn)證74LS161的邏輯功能：

R’d=0 R’d=1;LD’=0;CP=↑ R’d=1；LD’=1;ET=1；EP=1；CP=↑ R’d=1;LD’=1;ET=0 （2）預(yù)置端復(fù)位法：

（3）進(jìn)位端預(yù)置法：

五、思考題

1．畫出實(shí)驗(yàn)線路圖，記錄、整理實(shí)驗(yàn)現(xiàn)象及實(shí)驗(yàn)所得的有關(guān)波形。對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析。

2．總結(jié)使用集成計(jì)數(shù)器的體會(huì)。

實(shí)驗(yàn)中，多次出現(xiàn)錯(cuò)誤，對(duì)于原理把握不夠清楚，在慢慢了解實(shí)驗(yàn)之后，明白了計(jì)數(shù)器的使用范圍十分廣泛，實(shí)驗(yàn)過(guò)程較為充實(shí)，這次實(shí)驗(yàn)花費(fèi)時(shí)間較以往更長(zhǎng)，部分電路圖是和同學(xué)討論之后得出的，有很多的收獲。